Proposta de implementação do algoritmo SHA-256 em Hardware

Resumo

Este trabalho propõe uma arquitetura desenvolvida em Field Programmable Gate Array (FPGA) para o algoritmo de hash SHA-256. O SHA-256 ´e bastante usado em protocolos para transporte de dados seguros ou verifica¸cão de integridade, como o HMAC, TLS e IPSec. A implementação proposta neste artigo traz uma abordagem diferenciada em relação a outros trabalhos j´a publicados, com núcleos agrupados executando o algoritmo SHA-256 em paralelo. Alcan¸cando um throughput de 0, 80847Gbps para umaúnico núcleo e em torno de 101Gbps para 128 núcleos em umúnico FPGA. Existe uma grande possibilidade de aplica¸cões para tal implementa¸cão, a qual utilizou como FPGA alvo o Xilinx Virtex 6 xc6vlx240t1ff1156.